推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

VHDL语言的FPGA的出租车计费系统

更新时间:2026-09-03 16:23:47 大小:7M 上传用户:有理想666查看TA发布的资源 标签:VHDLFPGA出租车计费系统数字逻辑设计Quartus II 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

屏幕截图 2026-09-03 161813.png

屏幕截图 2026-09-03 161827.png

屏幕截图 2026-09-03 161915.png

屏幕截图 2026-09-03 161856.png

基于VHDL的FPGA出租车计费系统功能描述

本设计采用VHDL语言在FPGA上实现起步价、里程计费、低速等待计费及夜间加价功能的出租车计费系统,由时钟分频、里程计数、计费逻辑、按键控制与显示模块组成,配套VHDL代码,Quartus II编译,Modelsim仿真验证。

一、系统总体功能

系统以FPGA 50MHz晶振为时钟,车轮传感器里程脉冲作为计费输入。启动后收取起步价,行驶中按每公里单价累加里程费,低速时按时间累加等待费,夜间自动加收补贴。六位数码管实时显示总费用与行驶里程,按键实现起步、停车、清零与昼夜模式切换。

二、时钟分频模块

VHDL进程设计多级计数器分频器,对50MHz时钟分频。一路产生1Hz秒脉冲用于低速等待计时,另一路产生1kHz扫描时钟驱动数码管动态显示,确保无闪烁。分频参数通过generic泛型定义,可灵活适配不同晶振,模块独立性强。

三、里程计数与换算模块

车轮传感器每行驶固定距离输出一个脉冲,里程计数模块对脉冲累加。通过设定脉冲与里程换算系数(如每脉冲0.1公里),将脉冲数换算为实际行驶里程,以BCD码输出。里程计数在行驶状态下使能,停车或清零时暂停或复位,计数准确。

四、计费逻辑运算模块

计费核心采用组合逻辑与时序逻辑结合。起步阶段收取固定起步价(如8元/3公里),超出后按每公里单价(如2元/公里)累加里程费;低速等待时按每分钟(如0.5元)累加;夜间模式总费用自动乘以加价系数(如1.2倍)。所有费用以分为单位整数运算避免浮点误差,最终换算为元显示,规则可参数修改。

五、按键控制与状态机模块

采用有限状态机(FSM)管理系统运行状态,包含空闲、计费、暂停、结算四个状态。起步键触发从空闲进入计费,停车键进入暂停结算,清零键复位所有计数与费用。按键经消抖处理产生稳定脉冲,昼夜切换键控制加价系数。状态转移清晰、响应可靠,避免误操作计费错误。

六、显示与仿真验证模块

六位共阳七段数码管动态扫描显示,前三位显示总费用(元),后三位显示行驶里程(公里),小数点与单位标识清晰。Modelsim中编写Testbench对各模块功能仿真,模拟里程脉冲、按键与昼夜模式切换,观测费用累加、等待计费与夜间加价波形,验证逻辑与时序。Quartus II编译后下载至FPGA硬件测试,计费准确、显示稳定,各项指标达标。

部分文件列表

文件名 大小
24.基于VHDL语言的FPGA的出租车计费系统.zip 7M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载