积分商城

最新搜索： 光通信 QT 串口 开关电源 焊台 探地雷达 米勒平台
您现在的位置是：首页 > 技术资料 > 边界扫描测试工程师手册
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

边界扫描测试工程师手册

更新时间：2026-10-30 08:45:43 大小：39K 上传用户：江岚查看TA发布的资源 标签：边界扫描JTAGIEEE 11491BSDL板级测试 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

边界扫描测试工程师手册 一、检查前准备 各位工程师，欢迎阅读这份边界扫描测试手册。边界扫描（Boundary Scan），也叫 JTAG 测试，是一种基于 IEEE 1149.1 标准的板级测试方法。它通过在芯片内串入移位寄存器链，实现对引脚电平的"读出"和"写入"，从而在不接触物理探针的情况下测试芯片间互连。学它之前，我们先把准备工作做扎实。 第一，确认芯片是否支持 JTAG。查看芯片数据手册，找到 TDI、TDO、TCK、TMS 四个引脚及边界扫描描述语言（BSDL）文件。没有 BSDL 文件，就无法让软件认识芯片的内部扫描链结构，所以准备工作第一步是集齐所有被测芯片的 BSDL 文件。 第二，确认板级测试链路的连接。JTAG 信号通常需要 TDI 连 TDO 串联成链，测试时需要确认链路上每个芯片的 JTAG 端口供电正常、TCK 时钟可达。还要准备一个支持 JTAG 的测试主机和测试软件，常见的有边界扫描测试仪和通用 JTAG 调试器。 第三，准备测试矢量与预期值。针对要测试的互连，准备一份"引脚对引脚"的连接关系表，明确哪些引脚应该相连、哪些应该隔离。这份连接表是后续生成测试矢量的依据，也是判定测试结果的基准。准备工作做得越细，后面的测试越顺畅。 二、设计阶段检查项 设计阶段是边界扫描发挥作用的关键，我们在布局布线时就要为它铺好路。第一项检查：JTAG 引脚是否被复用或占用。很多芯片的 JTAG 引脚与 GPIO 或功能引脚复用，如果在产品模式下被占用，测试时就要考虑配置切换，这需要在设计时就规划好，否则量产测试会受阻。 第二项检查：JTAG 链的完整性。从主测试点出发，TDI 依次串联各芯片的 TDO，最终回到主机，链路必须闭合。设计时要确保链路上没有短路、断路和多余的负载，并预留标准的 4 针或 5 针 JTAG 测试连接器，方便测试设备接入。

部分文件列表

文件名 大小
边界扫描测试工程师手册.docx 39K

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号