积分商城

最新搜索： stm32 12864 RK_EVB_1808_LP3D178P132SD6_V11_20181107.dsn 激光雷达技术 机器人 imx07 CCS 6
您现在的位置是：首页 > 技术资料 > 基于DLL的3.5 GHz时钟校准电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于DLL的3.5 GHz时钟校准电路设计

更新时间：2020-10-26 16:29:22 大小：2M 上传用户：zhengdai查看TA发布的资源 标签：dll时钟校准 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

设计了一种基于某65 nm CMOS工艺的3.5 GHz时钟校准电路,应用于高速高精度DAC中。该电路采用延迟锁相环结构,优化DAC内部的数字和模拟通路时钟信号,使数据在3.5 GHz速率下完成正确转换,有效提高了系统时钟的稳定性。电源电压为1.2 V/3.3 V,时钟相位调节精度为2 ps/LSB,目标锁定相位可调,带有时钟占空比调制功能,最大功耗小于60 mW。

A 3.5 GHz clock calibration circuit of high speed and high precision DAC implemented in SMIC 65 nm CMOS is presented. The circuit includes a delay lock loop(DLL) to optimize the timing hand-off between the digital clock domain and the DAC core over temperature, time, and power supply variation, also to ensure correct data transfer with 3.5 GHz and improve the reliability of system clock. The proposed circuit is with 1.2 V/3.3 V dual power supply, 2 ps/LSB of the clock phase regulating precision, programmable target set-phase and the ability of clock duty cycle modulation. The largest power dissipation is lower than 60 mW.

部分文件列表

文件名 大小
基于DLL的3.5_GHz时钟校准电路设计.pdf 2M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号