- 1
- 2
- 3
- 4
- 5
基于DDS和数字锁相环频率合成器的研究
资料介绍
频率合成器是电子系统的核心设备之一,已经广泛的应用在通信、自动测量、自动控制、计算机控制和遥感测量等众多领域。随着电子技术的高速发展,对于频率合成技术的要求也在不断提高,本设计就针对现有频率合成器分辨率不够高、转换时间较长及相位噪声大等缺点,提出一种基于 D DS和数字锁相环的频率合成器,该频率合成器分辨率高、可输出较高频段的频率。
论文的主要工作概况如下:
(1)从频率合成技术的背景出发,认真分析了锁相环(PLL)和直接数字合成(DDS)技术的基本原理,并分别对DDS和PLL技术进行了优缺点的对比,根据给出的一些具体指标,最终确立了本次设计的具体方案。
(2)采用DDS激励全数字锁相环(ADPLL)运用多环路合成技术的设计方案,该方法是在DDS直接激励PLL的基础上做的一种改进,其特点是很好的结合DDS和PLL两者的优越性,设计完成一种新型的频率合成器。
(3)本设计中DDS模块由AT89C51单片机和高性能的AD9851芯片组成。由于全数字的锁相环在集成化和数字化有独特的优势,所以用ADPLL代替传统的PLL,并用FPGA开发板来具体实现ADPLL的功能。
(4)本文从设计方案入手,通过具体的编程和实际电路设计,详细的介绍了每一个模块的功能,最终完成整个系统的设计和性能测试。
本文提出的双锁相环路的方案比传统的DDS直接激励P L L的方案多出了一个环路,能够充分利用直接数字合成的高分辨率和锁相环的高频率输出的优点,具有良好的应用前景。本设计也为频率合成技术的研究与发展提供了一种参考。
部分文件列表
文件名 | 大小 |
基于DDS和数字锁相环频率合成器的研究.pdf | 3M |
全部评论(0)