积分商城

最新搜索： 快速充电 传感器应用指南 grbl stm32 电路 HD-TVI 嘉立创
您现在的位置是：首页 > 技术资料 > 低功耗DDR高速信号的封装布线方案设计及信号完整性分析
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

低功耗DDR高速信号的封装布线方案设计及信号完整性分析

更新时间：2020-08-21 04:42:58 大小：1M 上传用户：六3无线电查看TA发布的资源 标签：封装 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

不同于印制电路板的制作工艺,芯片封装基板的走线更细,线间距更窄。狭小的布线空间使传输线效应更为明显,而且封装设计的好坏直接影响芯片是否可以正常工作,同时芯片成本的控制要求布线层尽量要最少。这些问题使得高速信号布线面临严峻的挑战。在国家科技重大专项的资助下,使用全波电磁场仿真工具进行建模分析,研究了布线中线宽、线间距和参考地对信号传输质量和信号间串扰的影响,并且基于一款低功耗DDR高速芯片的双层封装布线设计,在实际设计方案中对分析结果进行了仿真验证,最终得到了一种高质量、低成本封装基板高速布线方案,速率达到1 333 Mb/s。

Compared with manufacture technique of printed circuit board,thinner wirings and more narrow wire spacing on the chip package substrate are needed. The narrow wiring space makes the transmission line effect more obvious. The packaging design impacts chip performance directly. The least wiring layers are needed for cost control of chip,which make the wiring of high？speed signal be faced with crucial challenge. This work is supported by the“National Science and Technology Major Proj？ect”. Modeling analysis is conducted with the full？wave electromagnetic field simulation tools to research the influences of wires′central line width,wire spacing and reference ground on signal tra...

部分文件列表

文件名 大小
低功耗DDR高速信号的封装布线方案设计及信号完整性分析.pdf 1M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号