推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

DDR内存布线指导_Micron观点.

更新时间:2019-08-03 13:37:14 大小:2M 上传用户:sun2152查看TA发布的资源 标签:ddr内存micron 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(1) 举报

资料介绍

在现代高速数字电路的设计过程中,工程师总是不可避免的会与DD或者DDR2 SDRA]交道。DDR的工作频率很高,因此,DDR的Layout也就成为了一个十分关键的问题,很多时候,DDR的布线直接影响着信号完整性。下面本文针对DDR的Layout 问

信号引脚说明

VSS为数字地,VSSQ为信号地,若无特别说明,两者是等效的。VDD为器件内核供电,VDDDQ为器件的DQ和/O供电,若无特别说明,两者是等效的。

对于DRA来说,定义信号组如下:

数字信号组DQ,DQS,xDM、其中每个空节又是内部的一个信道Lane组,如DQ0~DQ7,DQS,LDM为一个信号组。

地址信号组:ADDRESS

命令信号组:CAS#,RAS#,WE#

控制信号组:CS#,CKE

时钟信号组:CK,CK#

题进行讨论。(Micron观点)

部分文件列表

文件名 大小
DDR内存布线指导_Micron观点.pdf 2M

部分页面预览

(完整内容请下载后查看)
DDR内存布线指导  
在现代高速数字电路的设计过程中, 工程师总是不可避免的会与 DDR或者 DDR2 SDRAM打交道。 DDR  
的工作频率很高,因此, DDR Layout 也就成为了一个十分关键的问题,很多时候,  
响着信号完整性。 下面本文针对 DDRLayout 问题进行讨论。 Micron 观点)  
DDR的布线直接影  
信号引脚说明  
VSS为数字地, VSSQ为信号地,若无特别说明,两者是等效的。 VDD 为器件内核供电, VDDDQ为器件的  
DQI/O 供电,若无特别说明,两者是等效的。  
对于 DRAM来说,定义信号组如下:  
? 数字信号组 DQDQSxDM,其中每个字节又是内部的一个信道 Lane 组,如 DQ0~DQ7 DQSLDM  
为一个信号组。  
? 地址信号组:  
ADDRESS  
?
?
?
命令信号组:  
控制信号组:  
时钟信号组:  
CAS# RAS# WE#  
CS#CKE  
CKCK#  
印制电路板叠层, PCB Stackups  
推荐使用 6 层电路板,分布如下:  

全部评论(1)

  • 2024-07-22 08:37:01bqyh

    觉得有用就下载

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载