推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

DAC数字位宽对底噪影响测试

更新时间:2019-09-11 16:32:05 大小:1M 上传用户:GuiGuQingQuan查看TA发布的资源 标签:DAC 下载积分:0分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

DAC的底噪收到采样时钟,自身热噪,数字躁底等共同作用。这里想通过实验查看数字躁底对DAC底噪的影响,特别是在LTE系统,系统指标要求没有GSM严苛的情况下,是不是可以降低数字链路的位宽,对下行链路处理单元的位宽从16bit降低到更低的bit位宽。

测试主要是基于当前RRU系统所使用的中频DAC芯片DAC38J84,该芯片能满足当前RRU系统对GSM的需求,通过测试希望了解数字躁底对DAC的底噪产生的影响变化趋势。


部分文件列表

文件名 大小
DAC数字位宽对底噪影响测试.docx 1M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载