积分商城

最新搜索： AD18 FHA20N60 三兄弟 ADS805 labview编程 vb
您现在的位置是：首页 > 源码 > 无置数端+有置数端可变模计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

无置数端+有置数端可变模计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工

更新时间：2021-08-23 11:01:15 大小：280K 上传用户：xzxbybd查看TA发布的资源 标签：计数器cyclone4efpgaverilog 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

无置数端+有置数端可变模计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。       

module cnt_kb_1(clk,clr,m,q);

input clk,clr;//输入时钟，清零端（1有效）

input[6:0] m;//模值输入端，m只能由小到大变化，否则出错

output[6:0] q;//计数输出端


reg[6:0] q;//计数输出端寄存器

reg[6:0] md;//7位md寄存器


always@(posedge clk)//时钟上升沿触发

begin

md<=m-7'b1;//将m减1赋予md

if(clr)//判断clr是否有效

begin

q<=0;//q清零

end

else//当清零端无效时候

if(q==md)//判断q是否等于        

部分文件列表

文件名大小
可变模计数器/
可变模计数器/无置数端/
可变模计数器/无置数端/cnt_kb_1.done
可变模计数器/无置数端/cnt_kb_1.flow.rpt7KB
可变模计数器/无置数端/cnt_kb_1.map.rpt
可变模计数器/无置数端/cnt_kb_1.map.summary
可变模计数器/无置数端/cnt_kb_1.qpf1KB
可变模计数器/无置数端/cnt_kb_1.qsf3KB
可变模计数器/无置数端/cnt_kb_1.qws1KB
可变模计数器/无置数端/cnt_kb_1.sim.rpt
可变模计数器/无置数端/cnt_kb_1.v1KB
...

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号