积分商城

最新搜索： 系统安全工程手册 软件评估 stm8s ZC3205 电子线路SPICE设计与仿真 库
您现在的位置是：首页 > 源码 > 同步十位减法计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件 Q
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

同步十位减法计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件 Q

更新时间：2021-08-23 10:54:37 大小：124K 上传用户：xzxbybd查看TA发布的资源 标签：计数器cyclone4efpgaverilog 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

同步十位减法计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。                                                                                                  

module cnt_jf(clk,rst,q);

input clk; //输入时钟

input rst; //输入复位信号，高电平有效

output[3:0] q; //输出计数端


reg[3:0] q; //输出计数端寄存器


always@(posedge clk) //时钟上升沿触发

begin

if(rst) //判断rst是否有效

begin

q<=0; //q清零

end

else if(q==4'b0000) //q是否等于0

begin

q<=4'b1001; //q置9

end

else

begin

q<=q-4'b1; //q自减1

部分文件列表

文件名大小
减法计数器/
减法计数器/cnt_jf.done
减法计数器/cnt_jf.flow.rpt7KB
减法计数器/cnt_jf.map.rpt
减法计数器/cnt_jf.map.summary
减法计数器/cnt_jf.qpf1KB
减法计数器/cnt_jf.qsf3KB
减法计数器/cnt_jf.qws1KB
减法计数器/cnt_jf.sim.rpt
减法计数器/cnt_jf.v1KB
减法计数器/cnt_jf.v.bak1KB
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号