推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Cyclone4E FPGA设计5位串入并出移位寄存器Verilog逻辑源码Quartus工程文件

更新时间:2021-08-23 10:46:55 大小:124K 上传用户:xzxbybd查看TA发布的资源 标签:cyclone4efpga寄存器verilogquartus 下载积分:8分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

Cyclone4E FPGA设计5位串入并出移位寄存器Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。                                                                                                  

module reg_cb(clk,din,clr,dout);

input clk,din,clr;

output[4:0] dout;


reg[4:0] dout;


always@(posedge clk)

begin

if(clr)

begin

dout<=0;

end

else

begin

dout<={dout,din};

end

image.png

部分文件列表

文件名大小
5位串入并出移位寄存器/
5位串入并出移位寄存器/db/
5位串入并出移位寄存器/db/logic_util_heursitic.dat
5位串入并出移位寄存器/db/prev_cmp_reg_cb.map.qmsg4KB
5位串入并出移位寄存器/db/prev_cmp_reg_cb.qmsg3KB
5位串入并出移位寄存器/db/prev_cmp_reg_cb.sim.qmsg4KB
5位串入并出移位寄存器/db/reg_cb.(0).cnf.cdb1KB
5位串入并出移位寄存器/db/reg_cb.(0).cnf.hdb1KB
5位串入并出移位寄存器/db/reg_cb.cbx.xml
5位串入并出移位寄存器/db/reg_cb.cmp.rdb5KB
5位串入并出移位寄存器/db/reg_cb.cmp_merge.kpt
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载