推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

CYCLONE2 (EP2C8Q) FPGA 设计锁相环设置时钟Verilog源码Quartus工程

更新时间:2026-09-11 10:07:24 大小:408K 上传用户:xzxbybd查看TA发布的资源 标签:FPGACYCLONE2EP2C8Q锁相环Verilog 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

CYCLONE2 (EP2C8Q) FPGA 设计锁相环设置时钟Verilog源码Quartus工程文件.zip

部分文件列表

文件名 大小
基于CYCLONE2_(EP2C8Q)_FPGA_设计锁相环设置时钟Verilog源码Quartus工程文件.zip 408K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载