您现在的位置是:首页 > 手册 > cadence Allegro16.3约束规则
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

cadence Allegro16.3约束规则

更新时间:2019-05-14 20:30:51 大小:10M 上传用户:sun2152查看TA发布的资源 标签:cadence allegro 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

约束规则设置

约束管理器是一个交叉的平台,以工作簿和工作表的形式在Cadence PCB设计流程中用于管理所有工具的高速电子约束。可以使用约束管理器和SigXplorer Expert 开发电路的拓扑并得出电子约束,可以包含定制约束、定制测量和定制激励。

所谓约束就是用户定义的限制条件,当在板上走线和放置元件时会遵守这些约束。电子约束(ECSets)就是限制PCB上与电行为有关的对象,比如可以设置某个网络最大传输延迟为2ns。

以下图为一约束设置窗口。

1、NCIs(NET CLASS)

由众多nets或者buses、differential pairs、Xnet所组成的类,可对其赋予相似的约束。如下图所示。

2、NCC(Net Class-Class)

一般用在约束组与组之间的间距的时候使用,如下图。

3、DPr(Differential Pairs)差分对

一组差分对一般由两条Xnet或者ne以差分走线的方式组成,如下图。差分对的形成有两种方式:一是由模型指定的差分对,再者就是由用户自己定义的差分对。

模型定义的差分对:可以在器件信号模型中指定差分对,可以使用PCB Design,PCB Sl,SigXplores 来将模型指定给相应的元件。


部分文件列表

文件名 大小
cadenceAllegro16.3约束规则.pdf 10M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载