积分商城

最新搜索： iar 神经网络 STM32F103 rfe150 Sm470 SPWM
您现在的位置是：首页 > 技术资料 > 基于Booth／CSD混合编码的模2～n＋1乘法器的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于Booth／CSD混合编码的模2～n＋1乘法器的设计

更新时间：2020-08-18 06:32:31 大小：532K 上传用户：IC老兵查看TA发布的资源 标签：乘法器 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

在余数系统的设计中,模加法器和模乘法器的设计处于核心地位,尤其是模乘法器的性能,是衡量余数系统系能的主要标志之一。文中先推导出Booth编码下的模2n＋1乘法器设计的算法,然后针对Booth编码模乘法器设计中译码电路复杂的问题,提出了一种基于Booth/CSD混合编码的模乘法器设计方法,基于Booth/CSD编码的模乘法器部分积的位宽相对传统的Booth编码乘法器而言,减少了50%;经试验证明,与传统的基-Booth编码的模乘法器相比这种混合编码的模乘法器的速度提高了5%,面积减少24.7%。

In the design of RNS system the designs of,the modulo multiplier and adder are in a core position,espically the performance of the modulo mulitipliers,which is the main mark of a successfully RNS system. In this paper,we deduce the arithmetic used in the design of the Booth-based modulo multiplier first,and then in order to solve the problem of complex decoding circuit in design,we put forward a new method,in which we bring the efficient CSD enconding technology and radix-booth encoding techniques together,the partial product of Booth / CSD encoding module multiplier has a decrease of fifty percent compared with traditional Booth based module multiplier; the test results demonstrate that,in ...

部分文件列表

文件名 大小
基于Booth／CSD混合编码的模2～n＋1乘法器的设计.pdf 532K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号