推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

存储芯片的ATE测试系统架构与测试算法.docx

资料介绍

存储芯片的ATE测试系统架构与测试算法

1 引言

自动测试设备(ATE)是存储芯片测试的核心硬件,提供精确的时序控制、电压电流施加和信号采集功能。在DRAMNAND闪存的测试中,ATE系统需要支持高达32Gbps的测试速率、数千个测试通道和复杂的测试算法。本章系统分析存储芯片ATE测试系统的架构设计、关键测试算法和测试程序开发方法。

2 ATE系统架构

2.1 硬件架构

ATE系统的核心硬件包括:

1. 测试头(Test Head):包含测试通道板卡,每个通道可独立配置电压、电流和时序

2. 探针台(Prober)或测试座(Handler):连接晶圆或封装芯片

3. 主控台:运行测试程序,控制测试流程

4. 电源系统:提供精确的电压和电流

2.2 测试通道

ATE的测试通道数量和性能直接决定并行测试能力。在DRAM测试中,高端ATE系统支持1024-2048个测试通道,每通道速率可达16-32Gbps


部分文件列表

文件名 大小
存储芯片的ATE测试系统架构与测试算法.docx 37K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载