推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向边缘AI推理的存算一体芯片低功耗设计技术从架构到电路.docx

资料介绍

面向边缘AI推理的存算一体芯片低功耗设计技术:从架构到电路

——从近阈值计算到数据流优化的综合功耗管理方案

引言

边缘AI推理在可穿戴设备、智能家居、工业传感器和自动驾驶等场景中具有广泛的应用前景。然而,边缘设备的功耗预算极为有限——可穿戴设备的功耗通常在毫瓦级,智能传感器在微瓦级。存算一体芯片通过消除数据搬运的能耗,在AI推理中展现出显著的能效优势(可达10 TOPS/W100 TOPS/W)。然而,在边缘场景中,仍需进一步降低功耗以满足电池供电设备的需求。本文系统分析面向边缘AI推理的存算一体芯片低功耗设计技术,从架构级优化到电路级设计,探讨综合功耗管理方案。

存算一体芯片的功耗分析

功耗来源

存算一体芯片的功耗主要由以下部分构成:

1. 存储阵列功耗:模拟MAC操作中,存储阵列的电流累积消耗的能量。在ReRAM交叉阵列中,每次读取操作的功耗约为1fJ10fJ/bit

2. ADC功耗:将模拟电流转换为数字结果的ADC,其功耗与有效位数(ENOB)和采样率相关。在8位精度下,SAR ADC的功耗约为10pJ50pJ/转换。

3. 数字控制功耗:地址解码、数据路由和状态控制的数字电路的动态功耗和静态功耗。

4. 数据搬运功耗:输入数据从片外到片内、输出数据从片内到片外的数据传输功耗。

能效瓶颈

存算一体芯片的能效瓶颈通常出现在以下环节:

1. ADC能耗占比:在小型MAC阵列中,ADC的功耗可占总功耗的50%以上。

2. 数据搬运动能:输入数据的逐层传输和输出数据的收集,在片内互连上消耗大量能量。

3. 静态功耗:在先进工艺节点中,漏电流导致的静态功耗不可忽视。


部分文件列表

文件名 大小
面向边缘AI推理的存算一体芯片低功耗设计技术从架构到电路.docx 40K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载