推荐星级:
- 1
- 2
- 3
- 4
- 5
AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.
资料介绍
AD9764 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。
部分文件列表
文件名 | 大小 |
AD9764.pdf | |
AD9764_FPGA_Code/ | |
AD9764_FPGA_Code/AD9764_Code.qpf | 1KB |
AD9764_FPGA_Code/AD9764_Code.qsf | 8KB |
AD9764_FPGA_Code/AD9764_Code.qws | 2KB |
AD9764_FPGA_Code/AD9764_Code.sdc | 5KB |
AD9764_FPGA_Code/AD9764_Code_assignment_defaults.qdf | |
AD9764_FPGA_Code/AD9764_Code_nativelink_simulation.rpt | 1KB |
AD9764_FPGA_Code/PLL.qip | |
AD9764_FPGA_Code/PLLJ_PLLSPE_INFO.txt | |
AD9764_FPGA_Code/ROM_Sin.qip | |
... |
全部评论(0)