您现在的位置是:首页 > 应用设计 > 4位MCU VERILOG软核设计
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

4位MCU VERILOG软核设计

更新时间:2019-09-30 04:26:27 大小:15M 上传用户:sun2152查看TA发布的资源 标签:mcuverilog 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

当今的半导体工艺已经允许设计出含几亿个品体管的芯片。运用这种工艺,可以实现在一块芯片内集成一个系统。当然,所采用芯片设计方法也已经与早期所采用的方法完全不同。现代工艺所提供的巨大的集成能力,使得片上系统(SoC)的设计,从过去的世界尖端技术发展成为当今的一种主流技术。在这些SoC芯片中一般集成有一个或几个处理器,还有大容量内存、总线结构、外部设备、协处理器和I/0通道等。

这些芯片是真正意义上的系统。

随着芯片制造工艺的变化,芯片的设计方法也发生了巨大的改变。现在复杂芯片设计中最常用的方法是可重用设计,就是使用已设计完成的核以及经过验证的核进行设计。可重用设计方法已经成为设计巨大容量芯片的必选方法,以为只有使用该方法,才能使在芯片设计过程中有效地控制设计费用、缩短设计周期并且提高产品质量。

为了能够进行可重用设计,必须首先创建自己的可重用核,当然,购买第三方的IP核也是一种解决办法。但是,本论文主要从利用公司资源出发,着手创建自己的可重用核。

本选题为研究生本人正在所属公司实际项目设计,并能够在学位论文截至期前完成的课题。本选题已经获得公司的许可,同时具有课题研究与工程应用的价值。


部分文件列表

文件名 大小
4位MCUVERILOG软核设计.pdf 15M

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载