推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

一种13bit40MS/s采样保持电路设计

更新时间:2020-05-29 08:38:57 大小:189K 上传用户:songhuahua查看TA发布的资源 标签:采样保持电路 下载积分:5分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

设计了一个用于13bit40MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构,主运算放大器采用增益提高型折叠式共源共栅结构,以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度,采用栅压自举开关。采用电源电压为3.3V的TSMC0.18txm工艺对电路进行设计和仿真,仿真结果表明,在40MHz的采样频率下,采用保持电路的SNDR达到84.8dB,SFDR达到92dB。

A 13 bit 40 MS/s sample-and-hold circuit for the pipelined A/D converters is designed. Capacitor flip-around ar- chitecture and gain-boosting folded cascade operational transconductance amplifier are adopted to achieve high resolution and resolu- tion. In order to reduce the nonlinearity related to input signal, a bootstrapped switch is used. The S/H circuit is designed and simulated in TSMC's 0. 18 μm CMOS process at 3.3V supply voltage. Simulation results show that SNDR of 84.8dB and SFDR of 92 dB are achieved at 40 MHz sampling rate.

部分文件列表

文件名 大小
一种13bit40MS/s采样保持电路设计.pdf 189K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单
  • 21ic下载 打赏310.00元   2天前

    用户:w178191520

  • 21ic下载 打赏310.00元   2天前

    用户:小猫做电路

  • 21ic下载 打赏310.00元   2天前

    用户:zhengdai

  • 21ic下载 打赏220.00元   2天前

    用户:gsy幸运

  • 21ic下载 打赏220.00元   2天前

    用户:jh0355

  • 21ic下载 打赏210.00元   2天前

    用户:jh03551

  • 21ic下载 打赏60.00元   2天前

    用户:sun2152

  • 21ic下载 打赏60.00元   2天前

    用户:xuzhen1

  • 21ic下载 打赏80.00元   2天前

    用户:xzxbybd

  • 21ic下载 打赏60.00元   2天前

    用户:铁蛋锅

  • 21ic下载 打赏60.00元   2天前

    用户:liqiang9090

  • 21ic下载 打赏20.00元   2天前

    用户:方中禾

  • 21ic下载 打赏20.00元   2天前

    用户:w1966891335

  • 21ic下载 打赏30.00元   2天前

    用户:玉落彼岸

  • 21ic下载 打赏15.00元   2天前

    用户:kk1957135547

  • 21ic下载 打赏15.00元   2天前

    用户:w993263495

  • 21ic下载 打赏15.00元   2天前

    用户:x15580286248

  • 21ic下载 打赏20.00元   2天前

    用户:WK520077778

  • 21ic下载 打赏25.00元   2天前

    用户:hp860629

  • 21ic下载 打赏15.00元   2天前

    用户:sbfd010

  • 21ic下载 打赏10.00元   2天前

    用户:严光辉

推荐下载