推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

占空比1:1的2 4 8分频 偶数分频Cyclone4E FPGA设计Verilog逻辑源码Quar

更新时间:2021-08-23 11:02:18 大小:411K 上传用户:xzxbybd查看TA发布的资源 标签:cyclone4efpgaverilog 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

占空比1:1的2、4、8分频 偶数分频Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。                                                                                                  

module fengping_1(clk_50M,f_2,f_4,f_8);

input clk_50M; //输入时钟,50M,周期为20ns

output f_2,f_4,f_8; //输出分频时钟,分别为2分频,4分频,8分频


reg f_2,f_4,f_8; //输出分频寄存器

reg[2:0] cnt; //计数寄存器


always@(posedge clk_50M) //在每个时钟的上升沿触发,执行begin_end里面的语句

begin

cnt<=cnt+3'b1; //每个时钟周期计数寄存器自加一

f_2<=cnt[0]; //把计数寄存器的最低位赋予f_2,输出即使2分频

f_4<=cnt[1]; //把计数寄存器的第2位赋予f_4,输出即使4分频

image.png

部分文件列表

文件名大小
偶数分频/
偶数分频/占空比1:1的10分频/
偶数分频/占空比1:1的10分频/db/
偶数分频/占空比1:1的10分频/db/fengping_2.(0).cnf.cdb1KB
偶数分频/占空比1:1的10分频/db/fengping_2.(0).cnf.hdb1KB
偶数分频/占空比1:1的10分频/db/fengping_2.cbx.xml
偶数分频/占空比1:1的10分频/db/fengping_2.cmp.rdb5KB
偶数分频/占空比1:1的10分频/db/fengping_2.cmp_merge.kpt
偶数分频/占空比1:1的10分频/db/fengping_2.db_info
偶数分频/占空比1:1的10分频/db/fengping_2.hier_info
偶数分频/占空比1:1的10分频/db/fengping_2.hif1KB
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载