- 1
- 2
- 3
- 4
- 5
Verilog数字系统设计练习进阶
资料介绍
在前面九章学习的基础上， 通过本章十个阶段的练习，一定能逐步掌握Verilog HDL设计的要点。我们可以先理解样板模块中每一条语句的作用，然后对样板模块进行综合前和综合后仿真，再独立完成每一阶段规定的练习。当十个阶段的练习做完后，便可以开始设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然，复杂的数字逻辑系统的设计和验证，不但需要系统结构的知识和经验的积累，还需要了解更多的语法现象和掌握高级的Verilog HDL系统任务，以及与C语言模块接口的方法（即PLI），这些已超出的本书的范围。有兴趣的同学可以阅读Verilog语法参考资料和有关文献，自己学习，我们将在下一本书中介绍Verilog较高级的用法。
练习一．简单的组合逻辑设计
目的: 掌握基本组合逻辑电路的实现方法。
这是一个可综合的数据比较器，很容易看出它的功能是比较数据a与数据b，如果两个数据相同，则给出结果1，否则给出结果0。在Verilog HDL中，描述组合逻辑时常使用assign结构。注意equal=(a==b)?1:0,这是一种在组合逻辑实现分支判断时常使用的格式。
练习二. 简单时序逻辑电路的设计
目的：掌握基本时序逻辑电路的实现。
在Verilog HDL中，相对于组合逻辑电路，时序逻辑电路也有规定的表述方式。在可综合的Verilog HDL模型，我们通常使用always块和 @(posedge clk)或 @(negedge clk)的结构来表述时序逻辑。下面是一个1/2分频器的可综合模型。
部分文件列表
| 文件名 | 大小 |
| Verilog数字系统设计练习进阶.doc | 221K |
最新上传
- 打赏
- 30日榜单
-
21ic小能手 打赏10.00元 23小时前
-
21ic小能手 打赏5.00元 23小时前
-
21ic小能手 打赏5.00元 23小时前
-
21ic小能手 打赏5.00元 23小时前
-
21ic下载 打赏320.00元 1天前
用户：liqiang9090
-
21ic下载 打赏260.00元 1天前
用户：gsy幸运
-
21ic下载 打赏110.00元 1天前
用户：zhengdai
-
21ic下载 打赏130.00元 1天前
用户：WK520077778
-
21ic下载 打赏100.00元 1天前
用户：sun2152
-
21ic下载 打赏70.00元 1天前
用户：xuzhen1
-
21ic下载 打赏40.00元 1天前
用户：w178191520
-
21ic下载 打赏70.00元 1天前
用户：xzxbybd
-
21ic下载 打赏50.00元 1天前
用户：铁蛋锅
-
21ic下载 打赏30.00元 1天前
用户：kk1957135547
-
21ic下载 打赏30.00元 1天前
用户：forgot
-
21ic下载 打赏30.00元 1天前
用户：w993263495
-
21ic下载 打赏30.00元 1天前
用户：年轻的国王
-
21ic下载 打赏30.00元 1天前
用户：happypcb
-
21ic下载 打赏30.00元 1天前
用户：不觉明了
-
21ic下载 打赏20.00元 1天前
用户：xujibicool
-
21ic下载 打赏10.00元 1天前
用户：idlaoming
-
21ic小能手 打赏10.00元 2天前
-
21ic小能手 打赏5.00元 2天前
-
21ic小能手 打赏5.00元 2天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏20.00元 3天前
-
21ic小能手 打赏20.00元 3天前
-
注册1 打赏0.01元 3天前
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.05元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
-
注册1 打赏0.01元 3天前
用户：21ic下载
全部评论(0)