推荐星级:
- 1
- 2
- 3
- 4
- 5
ISE中Xilinx全局时钟系统的设计-经验之谈
资料介绍
在XilinxFPGA中,时钟网络分为两类:全局时钟网络和I/O区域时钟网络。以全铜工艺实现的全局时钟网络,加上专用时钟缓冲与驱动结构,从而可使全局时钟到达芯片内部所有的逻辑可配置单元,且I/O单元以及块RAM的时延和抖动最小,可满足高速同步电路对时钟触发沿的苛刻需求。
部分文件列表
文件名 | 大小 |
ISE中Xilinx全局时钟系统的设计-经验之谈.docx | 51K |
更多>>
最新上传
-
注册1 打赏0.01元 4小时前
-
注册1 打赏0.01元 4小时前
用户:xlhtracy
-
注册1 打赏0.01元 4小时前
用户:xlhtracy
-
注册1 打赏0.01元 4小时前
用户:xlhtracy
-
注册1 打赏0.01元 4小时前
用户:xlhtracy
-
注册1 打赏0.01元 4小时前
用户:xlhtracy
-
注册1 打赏0.01元 4小时前
用户:xlhtracy
-
注册1 打赏0.01元 4小时前
用户:xlhtracy
-
注册1 打赏0.01元 4小时前
用户:xlhtracy
-
注册1 打赏0.05元 6小时前
用户:xlhtracy
-
注册1 打赏0.01元 6小时前
用户:xlhtracy
-
注册1 打赏0.01元 6小时前
-
注册1 打赏0.01元 6小时前
用户:21ic下载
-
注册1 打赏0.01元 6小时前
用户:21ic下载
-
21ic小能手 打赏0.03元 7小时前
用户:21ic下载
-
21ic小能手 打赏0.01元 7小时前
用户:21ic下载
-
21ic小能手 打赏0.01元 8小时前
用户:21ic下载
-
21ic小能手 打赏0.02元 8小时前
-
21ic小能手 打赏0.01元 9小时前
用户:21ic下载
-
注册1 打赏0.02元 17小时前
-
注册1 打赏0.02元 17小时前
全部评论(0)