推荐星级：
- 1
- 2
- 3
- 4
- 5
CPLD及电子CAD实验报告
资料介绍
实验一组合逻辑设计、实验装置的使用方法一、实验目的：
1.通过一个简单的3-8译码器的设计，掌握组合逻辑电路的设计方法：
2.初步了解EPLD设计的全过程，初步掌握Altera软件的使用；
3.掌握组合逻辑电路的静态测试方法。
二、实验步骤：
1.进入Windows操作系统，打开MAX+PLUSIⅡ的设计软件；
2.设计的输入；
3.设计项目的编译：
4.在底层图编辑器中观察适配结果以及管脚的重新分配、定位；豆丁
5.设计项目的模拟仿真；
6.定时分析：
7.电路板上的连线：
8.器件编程。
：关验电路
1.进行编译前要设置项目名到当前文件；
2.实验器件必须选择EP1K30TC144-1，不得选择自动状态或其他。
六、实验完成的效果：
3-8译码器，有a、b、c三路输入，do-d7八路输出；当a=b=c=0时，d0脚输出为1：当a=l，b=c=0时，dl脚输出为1……按8121码排列，直到a=b=c=1时，d7脚输出为一。
管脚分配完毕，项目下载到EDA实验装置上后，可以观察到当控制a、b、c的按键不同状态时有对应的1ed灯被点亮。
实验二用D触发器设计异步四位二进制加法计数器
一、实验目的：
1、了解时序电路的经典设计方法，即用D触发器和一般逻辑门组成的时序逻辑电路。
2、掌握组合逻辑电路的设计方法；亏T
3、了解异步计数器计数的方法。
部分文件列表
| 文件名 | 大小 |
| CPLD及电子CAD实验报告.pdf | 3M |
全部评论(0)