- 1
- 2
- 3
- 4
- 5
为基于FPGA的设计选择最佳内部或外部时钟解决方案
资料介绍
现场可编程门阵列（FGPA）用于从嵌入式计算到高速串行数字通信的各种应用。凭借可重新配置的硬件和密集的高速逻辑功能，FPGA是实现高性能，灵活设计的理想选择。作为高密度架构的一部分，FPGA包含用于频率合成的内部整数和分数锁相环（PLL）。
这种架构带来了一个简单的问题：为了优化性能并简化设计，基于FPGA的设计何时应该使用内部PLL而不是分立振荡器或时钟IC？
控制平面定时
FPGA内部PLL为功能模块提供低偏移时钟源，包括高速逻辑，数字信号处理和嵌入式存储器。内部PLL还用于生成全局和区域时钟以及其他高扇出，低偏移控制信号。驱动这些内部PLL需要外部输入参考时钟。如图1所示，通常使用简单的固定频率振荡器来提供这些参考。在选择振荡器以提供FPGA控制平面时序时，开发人员应考虑三个关键标准：
部分文件列表
| 文件名 | 大小 |
| choose-optimal-clock-solution-fpga-based-designs.pdf | 151K |
最新上传
- 打赏
- 30日榜单
-
wubaojun1982 打赏1.00元 23小时前
资料：ADS1241驱动代码
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic下载 打赏320.00元 3天前
用户：liqiang9090
-
21ic下载 打赏260.00元 3天前
用户：gsy幸运
-
21ic下载 打赏110.00元 3天前
用户：zhengdai
-
21ic下载 打赏130.00元 3天前
用户：WK520077778
-
21ic下载 打赏100.00元 3天前
用户：sun2152
-
21ic下载 打赏70.00元 3天前
用户：xuzhen1
-
21ic下载 打赏40.00元 3天前
用户：w178191520
-
21ic下载 打赏70.00元 3天前
用户：xzxbybd
-
21ic下载 打赏50.00元 3天前
用户：铁蛋锅
-
21ic下载 打赏30.00元 3天前
用户：kk1957135547
-
21ic下载 打赏30.00元 3天前
用户：forgot
-
21ic下载 打赏30.00元 3天前
用户：w993263495
-
21ic下载 打赏30.00元 3天前
用户：年轻的国王
-
21ic下载 打赏30.00元 3天前
用户：happypcb
-
21ic下载 打赏30.00元 3天前
用户：不觉明了
-
21ic下载 打赏20.00元 3天前
用户：xujibicool
-
21ic下载 打赏10.00元 3天前
用户：idlaoming
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏20.00元 3天前
-
21ic小能手 打赏20.00元 3天前
-
注册1 打赏0.01元 3天前
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.05元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
全部评论(0)