推荐星级：
- 1
- 2
- 3
- 4
- 5
ΣΔADC和DAC中的数字滤波器设计
资料介绍
本文试图从与模数和数模转换器相关的数字滤波器出发，深入探讨一下数字滤波和数字滤波器的设计技术。重点讨论的是怎样以VLSI技术高效地实现数字滤波。
对用于不同目的的梳状滤波器设计技术做了分别研究。引入非单位延迟（即分数延迟）技术，可使梳状滤波器在各次谐振频率点上的幅频响应严格为零。模数转换器中的IIR梳状滤波器则要求阻带有一定的宽度，对它的设计进行优化，可以克服一般IIR滤波器的缺陷，得到近似线性的相位响应。采用FIR数字滤波器则省去了系数乘法运算，结构上也趋于简化，更便于VL.SI实现。对于工作在低频下的抽取和内插滤波器重点讨论了采样--保持多相滤波器和半带滤波器设计。对滤波过程的算法作等效改变，仍能保持原有特性，而相应的VLSI结构大为简化，资源耗费明显降低。
本文最后，对数字滤波器中的两个问题：乘法器设计和内存的存储、寻址方式作了改进，以提高资源的利用效率。
本文所提出的各种改进设计方法，可以有效地提高模数和数模转换器的工作性能，改善硬件耗费；它们同样也适用于一些相关的滤波器。
部分文件列表
| 文件名 | 大小 |
| ΣΔADC和DAC中的数字滤波器设计.pdf | 46M |
全部评论(0)