推荐星级：
- 1
- 2
- 3
- 4
- 5
FPGA使用Verilog驱动数码管动态显示
资料介绍
使用Verilog语言控制FPGA驱动六位八段数码管，动态显示部分可在其他工程中直接复用。
部分文件列表
| 文件名 | 大小 |
| 17_seg_595_dynamic/ | |
| 17_seg_595_dynamic/doc/ | |
| 17_seg_595_dynamic/doc/seg_595_dynamic.vsdx | |
| 17_seg_595_dynamic/quartus_prj/ | |
| 17_seg_595_dynamic/quartus_prj/db/ | |
| 17_seg_595_dynamic/quartus_prj/db/add_sub_7pc.tdf | 2KB |
| 17_seg_595_dynamic/quartus_prj/db/add_sub_8pc.tdf | 2KB |
| 17_seg_595_dynamic/quartus_prj/db/alt_u_div_0af.tdf | |
| 17_seg_595_dynamic/quartus_prj/db/alt_u_div_47f.tdf | |
| 17_seg_595_dynamic/quartus_prj/db/alt_u_div_6af.tdf | |
| 17_seg_595_dynamic/quartus_prj/db/alt_u_div_o9f.tdf | |
| ... | |
全部评论(0)