上传资源列表
-
用Verilog语言设计的一个数字FIR低通滤波器，很实用，通过modelsim仿真成功.rar
大小：2M 更新时间：2019-10-15 下载积分：9分
用Verilog语言设计的一个数字FIR低通滤波器，很实用，通过modelsim仿真成功.rar
-
基于DE2板子用verliogHDL设计的万年历，通过1602显示，还有闹钟整点报时等多种功能
大小：2M 更新时间：2019-10-15 下载积分：9分
基于DE2板子用verliogHDL设计的万年历，通过1602显示，还有闹钟整点报时等多种功能，试验过的，绝对正确，要用quartus9.0以上的版本才能打开程序.zip
-
基于FPGA的IIC设计，Verilog.rar
大小：2M 更新时间：2019-10-15 下载积分：9分
基于FPGA的IIC设计，Verilog.rar 基于FPGA的IIC设计，Verilog.rar
-
-
