上传资源列表
-
-
不同抽象级别的Verilog HDL模型
大小：207K 更新时间：2020-06-30 下载积分：2分
不同抽象级别的Verilog HDL模型前言从第三章我们知道，Verilog模型可以是实际电路不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：1) 系统级(system)2) 算法级(algorithmic)3) RTL级(RegisterTran...
-
Verilog HDL设计方法概述
大小：196K 更新时间：2020-06-30 下载积分：2分
Verilog HDL设计方法概述前言随着电子设计技术的飞速发展，专用集成电路(ASIC)和用户现场可编程门阵列（FPGA）的复杂度越来越高。数字通信、工业自动化控制等领域所用的数字电路及系统其复杂程度也越来越高，特别是...
-
CPU设计简介-简化的RISC CPU设计
大小：544K 更新时间：2020-06-30 下载积分：2分
CPU设计简介-简化的RISC CPU设计在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、Top-Down设计方法、还学习了可综合风格的有限状态机的设计，其中EEPROM读写器的设计实质上...
-
