上传资源列表
-
verilog-hdl的电风扇设计
大小：4M 更新时间：2018-09-15 下载积分：1分
功能定义 （1），根据用户需求，通过按键切换来实现风扇定时和普通工作模式。 （2） 普通工作模式时，由手动开关控制电风扇的开关，即当开关打开时，风扇工作； 开关关闭时，风扇停止工作。 （3） 定时模式...
-
Verilog-HDL学习课件：语义规范、数据类型、门级建模、开关级建模、UDPs
大小：2M 更新时间：2018-09-15 下载积分：1分
1、 语义规范2、数据类型netregVariable、constantsScalar、vectors、Arrays3、门级建模 4、开关级建模 5、UDP(用户定义基元)………………程序往往需要添加一些注释行，解释程序段的作用，标记程序有关的信息等，...
-
FPGA基于verilog-HDL的密码锁
大小：626K 更新时间：2018-09-15 下载积分：1分
以往机械锁使用繁琐，安全性低，灵活性差，应用领域有限。而密码锁可以 应用于各个领域，如电子产品的保密，系统程序的保密等各种数字信息产品的加密保密。还可通过外接物理系统，取代传统机械锁，应用于日常生活的...
-
用Verilog-HDL实现I2C总线功能
大小：238K 更新时间：2018-09-15 下载积分：2分
简述了12C总线的特点；介绍了开发FPGA时12C总线模块的设计思路；给出并解释了用Verilog HDL实现部分12C总线功能的程序，以及12C总线主从模式下的仿真时序图。
-
秒表的设计-Verilog-HDL
大小：60K 更新时间：2018-09-15 下载积分：1分
基本原理： 本设计中用到的主要元件有计数器、分频器、数据选择器、译码器、位选信号发生器等。秒、分都是60进制计数，所以必须采用两个60进制的计数器，而百分秒择采用的是100进制；分频器主要将1KHZ的时钟信号经...
