上传资源列表
-
数字系统设计与Verilog-HDL(第4版)[王金明][电子教案]-l第1章
大小：1M 更新时间：2018-09-15 下载积分：0分
将较高层次的设计描述自动转化为较低层次描述的过程◆行为综合：从算法表示、行为描述转换到寄存器传输级（RTL）◆逻辑综合：RTL级描述转换到逻辑门级（包括触发器）◆版图综合或结构综合：从逻辑门表示转换到版图表...
-
以太网物理层关键技术的 Verilog HDL实现课件
大小：184K 更新时间：2018-09-15 下载积分：0分
以太网作为一种局域网基本介质接入技术，近年来得到迅速的应用发展。以太网的应用范围广泛从公司、企业的局域网甚至到小区、大楼的网络都在采用以太网技术。所以关于以太网的研究和应用成为目前热点，多数公司都有各...
-
集成电路设计-基于Verilog-HDL的时序电路设计
大小：918K 更新时间：2018-09-15 下载积分：1分
本文首先介绍了同步时序逻辑电路一般设计步骤,然后在理解和掌握同 步二进制计数器原理的基础上，采用传统的设计方法设计出了一个同步四位二进制加法计数器，并且运用软件对四位二进制计数器进行了仿真，根据仿真结果...
-
中文版Verilog-HDL简明教程：第5章-门电平模型
大小：42K 更新时间：2018-09-15 下载积分：1分
第一个门实例语句是单元名为A1、输出为Out1、并带有两个输入In1和In2的两输入与门。第二个门实例语句是四输入与门，单元名为RBX，输出为Sty，4个输入为Rib、Bro、Qit和Fix。第三个门实例语句是异或门的具体实例，没...
-
