上传资源列表
-
一个计算32位浮点数的除法器，ALTERA的FPGA可直接用，用VHDL语言写的
大小：3M 更新时间：2019-11-03 下载积分：9分
一个计算32位浮点数的除法器，ALTERA的FPGA可直接用，用VHDL语言写的
-
Verilog贪吃蛇程序，使用Vivado2015.2软件编写综合
大小：4M 更新时间：2019-11-03 下载积分：9分
Verilog贪吃蛇程序，使用Vivado2015.2软件编写综合的，硬件平台是Xilinx的Basys3平台，当检测到碰撞时，LED灯会亮起
-
基于Verilog语言编写的sd卡读写程序，在DE2开发板上实现，可以直接使用
大小：8M 更新时间：2019-11-03 下载积分：9分
基于Verilog语言编写的sd卡读写程序，在DE2开发板上实现，可以直接使用
-
-
