上传资源列表
-
模拟电路设计平台Virtuoso与全流程设计方法.docx
大小：37K 更新时间：2026-09-06 下载积分：2分
模拟电路设计平台Virtuoso与全流程设计方法一、引言Cadence Virtuoso是模拟电路设计的行业标准平台，覆盖从电路原理图设计、仿真到版图设计的完整流程。Virtuoso平台在模拟集成电路、射频集成电路和混合信号芯片设计...
-
逻辑综合工具Design Compiler与综合优化算法详解.docx
大小：37K 更新时间：2026-09-06 下载积分：2分
逻辑综合工具Design Compiler与综合优化算法详解一、引言逻辑综合是芯片设计流程中从RTL代码到门级网表的关键步骤，将行为级描述转换为标准单元库中的具体逻辑门。Synopsys Design Compiler是业界最主流的逻辑综合工...
-
开源EDA生态：Yosys OpenROAD与开源芯片设计的崛起.docx
大小：37K 更新时间：2026-09-06 下载积分：2分
开源EDA生态：Yosys、OpenROAD与开源芯片设计的崛起一、引言开源EDA工具正在改变芯片设计的生态，Yosys、OpenROAD和Verilator等开源工具正在从学术研究走向产业应用。开源EDA降低了芯片设计的门槛，使更多团队可以参...
-
静态时序分析PrimeTime与时序收敛方法.docx
大小：37K 更新时间：2026-09-06 下载积分：2分
静态时序分析PrimeTime与时序收敛方法一、引言静态时序分析是芯片设计中最关键的签核环节之一，验证芯片在所有工作条件下都能满足时序约束。Synopsys PrimeTime是业界标准的静态时序分析工具，被广泛应用于从RTL到GD...
-
华大九天国产EDA全流程平台技术解析.docx
大小：37K 更新时间：2026-09-06 下载积分：2分
华大九天国产EDA全流程平台技术解析一、引言华大九天是国内唯一全流程EDA提供商，全球四大平台型EDA公司之一。华大九天的EDA工具覆盖模拟电路、射频电路、数字电路和面板设计的完整流程，在国内EDA市场占有率超过42%...
