推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Xilinx FPGA Vivado 2014 示例 counter_constraint_fini

更新时间:2022-12-04 17:28:03 大小:1M 上传用户:Laspide查看TA发布的资源 标签:xilinxfpgavivado 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

Xilinx FPGA权威设计指南——Vivado 2014集成开发环境 配套的工程示例。 基于Xilinx集成开发环境Vivado 2014.3的设计方法、设计流程和具体实现,内容包括:Xilinx UltraScale结构、Vivado集成设计环境导论、Vivado工程模式基本设计实现、Vivado非工程模式基本设计实现、创建和封装用户IP核流程、Vivado高级约束原理及实现、Vivado调试工具原理及实现、Vivado嵌入式系统设计实现、Vivado模型设计原理及实现、Vivado HLS原理及实现、Vivado部分可重配置原理及实现。参考了Xilinx提供的大量Vivado最新设计资料,理论与应用并重,将Xilinx最新的设计理论贯穿在具体的设计实现中。 这是counter_constraint_finish的示例。

部分文件列表

文件名文件大小修改时间
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.cache/wt/java_command_handlers.wdf1KB2014-11-04 01:03:10
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.cache/wt/synthesis.wdf3KB2014-11-03 23:27:40
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.cache/wt/webtalk_pa.xml2KB2014-11-04 01:03:10
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.runs/.jobs/vrs_config_1.xml1KB2014-11-03 22:36:32
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.runs/.jobs/vrs_config_2.xml1KB2014-11-03 23:14:44
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.runs/.jobs/vrs_config_3.xml1KB2014-11-03 23:17:28
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.runs/.jobs/vrs_config_4.xml1KB2014-11-03 23:18:08
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.runs/.jobs/vrs_config_5.xml1KB2014-11-03 23:21:56
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.runs/.jobs/vrs_config_6.xml1KB2014-11-03 23:27:12
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.runs/.jobs/vrs_config_7.xml1KB2014-11-04 00:51:00
Xilinx FPGA Vivado 2014 示例 counter_constraint_finish/counter.runs/impl_1/.init_design.begin.rst1KB2014-11-03 23:18:14
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载