您现在的位置是:首页 > 教程 > 使用XC9500 CPLD进行设计
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

使用XC9500 CPLD进行设计

更新时间:2019-02-28 09:08:58 大小:75K 上传用户:z00查看TA发布的资源 标签:xc9500cpld 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

要从任何CPLD获得最佳性能,设计人员必须了解其内部架构以及各种器件功能如何协同工作。本应用笔记提供了有用的示例和创建成功设计的实用细节。这些设计技术适用于所有XC9500器件,因为该架构在整个系列中是统一的。

XC9500架构

XC9500架构由多个相同的功能块组成,内部通过完全填充的FastCONNECT开关矩阵连接。 XC9500功能块每块具有18个宏单元,支持高达5 ns的引脚到引脚速度,时钟速率高达125 MHz。 I / O信号可以与5伏,3.3伏或两个电平接口。

图1显示了XC9500架构。请注意由FastCONNECT矩阵集中连接并由引脚包围的高速功能块的常规结构。信号进入和退出引脚,在功能块内形成逻辑运算,并在FastCONNECT中形成连接和逻辑运算。以下各节将讨论这些功能中的每一项,以突出显示关键功能。

功能块内的互连

功能块(FB)有36个输入站点。 FB从FastCONNECT矩阵和输入引脚接收信号。逻辑块从每个块中的18个宏单元生成每个FB 18个信号,并且每个宏单元信号可以通过输入Fast-CONNECT矩阵来驱动其自己的专用I / O引脚或反馈。 FB内存在额外的高速本地路径。


部分文件列表

文件名 大小
xapp073.pdf 75K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载