积分商城

最新搜索： pads stm32自学笔记 EDA_BOMHelper OB2263 电压电流采样 ucos移植
您现在的位置是：首页 > 技术资料 > WLAN产品中低噪声时钟产生电路设计技巧
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

WLAN产品中低噪声时钟产生电路设计技巧

更新时间：2020-06-19 05:36:01 大小：850K 上传用户：守着阳光1985查看TA发布的资源 标签：WLAN低噪声时钟 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

WLAN 产品中的低噪声时钟产生电路主要通过锁相环（PLL）来实现的,对 PLL 从线性系统角度进行分析与推导,给出-种从实践中总结出的优化环路参数的方法-噪声贡献分析法,通过噪声贡献大小有针对性地对 PLL 系统中各模块的参数进行优化,从而实现低噪声目标.通过在 TSMC 65 nm 工艺流片和测试,时钟的 RMS 噪声小于 5 ps,总功耗小于 6 mW,面积 0.25 mm2,达到行业较好水平.

Our low jitter clock generator is achieved by PLL in SoC of WLAN application. So this paper discusses the PLL design flow which is based on linear system model and gives a method which optimized the loop parameters by noise contributions. The RSM jitter can achieve 5 ps, the maximum power is 6 mW and area is 0.25 mm2 under TSMC 65 nm .This PLL IP achieved the good results in the industry.

部分文件列表

文件名 大小
WLAN产品中低噪声时钟产生电路设计技巧.pdf 850K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号