积分商城

最新搜索： ispLEVER sonar NE555.PDF BRIGHTEK 电解电容封装库 modelsim 10.4
您现在的位置是：首页 > 教程 > VerilogHDL那些事儿——整合篇
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

VerilogHDL那些事儿——整合篇

更新时间：2020-01-19 17:12:15 大小：42M 上传用户：952858773查看TA发布的资源 标签：verilogl 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(3) 举报

资料介绍

笔者详细的谈论许多在整合里会出现的微妙思路，如：如何
把计数器/定时器整合在某个步骤里，从何提升模块解读性和扩展性。此外，在整合篇
还有一个重要的讨论，那就是 for，while 和 do ... while 等循环。这些都是一些顺
序语言的佼佼者，可是在 Verilog HDL 语言里它们就黯然失色。

整合篇所讨论的内容不单是循环而已，整合篇的第二个重点是理想时序和物理时序
的整合。说实话，笔者自身也认为要结合“两个时序”是一件苦差事，理想时序是 Verilog
的行为，物理时序则是硬件的行为。不过在它们两者之间又有微妙的 “黏糊点”，只要
稍微利用一下这个“黏糊点”我们就可以非常轻松的写出符合“两个时序”的模块，但
是前提条件是充足了解“理想时序”。
整合篇里还有一个重点，那就是“精密控时”。实现“精密控时”最笨的方法是被动式
的设计方法，亦即一边仿真，一边估算时钟的控制精度。这显然是非常“传统”而且“古
老”的方法，虽然有效但往往就是最费精神和时间的。相反的，主动式是一种讲求在代
码上和想象上实现“精密控时”的设计方法。主动式的设计方法是基于“理想时序”“建
模技巧”和“仿顺序操作”作为后盾的整合技巧。不说笔者吹牛，如果采用主动式的设
计方法驱动 IIC 和 SDRAM 硬件，任何一段代码都是如此合情合理。

部分文件列表

文件名 大小
VerilogHDL那些事儿-整合篇(AVIC-PC--Administrator--2014-01-04-10,05,27).pdf 42M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(3)

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号