推荐星级:
- 1
- 2
- 3
- 4
- 5
QPSK比较完整的FPGA工程,是用Verilog语言写的,主要包括调制解调模块
资料介绍
QPSK比较完整的FPGA工程,是用Verilog语言写的,主要包括调制解调模块
部分文件列表
文件名 | 文件大小 | 修改时间 |
shiyan2011/db/logic_util_heursitic.dat | 4KB | 2011-07-05 23:25:14 |
shiyan2011/db/prev_cmp_shiyan2011.asm.qmsg | 2KB | 2011-07-05 23:25:30 |
shiyan2011/db/prev_cmp_shiyan2011.eda.qmsg | 2KB | 2011-07-05 23:25:32 |
shiyan2011/db/prev_cmp_shiyan2011.fit.qmsg | 35KB | 2011-07-05 23:25:30 |
shiyan2011/db/prev_cmp_shiyan2011.map.qmsg | 9KB | 2011-07-05 23:25:30 |
shiyan2011/db/prev_cmp_shiyan2011.qmsg | 13KB | 2011-06-27 11:21:08 |
shiyan2011/db/prev_cmp_shiyan2011.sim.qmsg | 4KB | 2011-06-23 09:42:46 |
shiyan2011/db/prev_cmp_shiyan2011.tan.qmsg | 50KB | 2011-07-05 23:25:30 |
shiyan2011/db/shiyan2011.(0).cnf.cdb | 3KB | 2011-06-12 22:45:10 |
shiyan2011/db/shiyan2011.(0).cnf.hdb | 1KB | 2011-06-12 22:45:10 |
shiyan2011/db/shiyan2011.(1).cnf.cdb | 1KB | 2011-06-12 23:26:48 |
... |
更多>>
最新上传
-
21ic小能手 打赏10.00元 17小时前
-
21ic小能手 打赏20.00元 19小时前
-
21ic小能手 打赏20.00元 19小时前
-
注册1 打赏0.01元 1天前
-
注册1 打赏0.01元 1天前
用户:xlhtracy
-
注册1 打赏0.01元 1天前
用户:xlhtracy
-
注册1 打赏0.01元 1天前
用户:xlhtracy
-
注册1 打赏0.01元 1天前
用户:xlhtracy
-
注册1 打赏0.01元 1天前
用户:xlhtracy
-
注册1 打赏0.01元 1天前
用户:xlhtracy
-
注册1 打赏0.01元 1天前
用户:xlhtracy
-
注册1 打赏0.01元 1天前
用户:xlhtracy
-
注册1 打赏0.05元 1天前
用户:xlhtracy
-
注册1 打赏0.01元 1天前
用户:xlhtracy
-
注册1 打赏0.01元 1天前
-
注册1 打赏0.01元 1天前
用户:21ic下载
-
注册1 打赏0.01元 1天前
用户:21ic下载
-
21ic小能手 打赏0.03元 1天前
用户:21ic下载
-
21ic小能手 打赏0.01元 1天前
用户:21ic下载
-
21ic小能手 打赏0.01元 1天前
用户:21ic下载
-
21ic小能手 打赏0.02元 1天前
全部评论(0)