积分商城

最新搜索： FPGA VHDL串口 JTAGICE mkII CGT C2000 定向声波 T型加减速
您现在的位置是：首页 > 技术资料 > 新型电容式MEMS加速度计数字接口电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

新型电容式MEMS加速度计数字接口电路设计

更新时间：2020-08-15 01:16:37 大小：2M 上传用户：zhiyao6查看TA发布的资源 标签：mems加速度计 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

MEMS加速度计接口电路主要采用传统sigma-delta架构实现,但这种方式中的电路失调电压很容易产生积分饱和现象.为解决这个问题,本文设计了一种可以用于钻井、石油勘探等微弱信号检测的新型数字电容接口电路.该设计在电容式MEMS加速度传感器基础上,采用FPGA实现数字三阶环路滤波器,构成5阶sigma-delta系统.采用数字环路滤波器降低了ASIC模拟电路版图设计与芯片测试难度,利于快速优化环路滤波器设计参数,改善系统稳定性和优化系统噪声性能.前置放大器采用一种相对简单的相关双采样技术,能够有效减小前置放大器的失调电压.根据MEMS加速度计前置放大器输出信号符合正态分布的特点,设计了带有一定预测功能的8-bit瞬时浮点ADC,实现模拟与数字环路滤波器互联.在200Hz带宽内,该接口电路系统噪声基底达到53.09ng/rt（Hz）,满足系统噪声设计要求.前置放大器与ADC采用XFAB XH018混合信号CMOS工艺流片,开环测试表明,前置放大器的灵敏度和噪声分别为0.69V/p F和3.20μV/rt（Hz）.

The circuit offset often causes integration saturation in the traditional sigma-delta interface of capacitive MEMS accelerometers. To address this problem,a newtype of capacitive digital interface circuit used for downhole exploration and oil detection is designed. This paper presents a MEMS-based 5th-order sigma-delta capacitive accelerometer,where the 3rd-order digital loop filter is realized using FPGA. This will reduce the ASIC analog circuit layout design and chip testing diff...

部分文件列表

文件名 大小
新型电容式MEMS加速度计数字接口电路设计.pdf 2M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号