您现在的位置是:首页 > 教程 > 使用RISC0和Oberon-0
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

使用RISC0和Oberon-0

更新时间:2018-12-24 21:56:59 大小:36K 上传用户:z00查看TA发布的资源 标签:risc 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

本备忘录描述了在FPGA上实现的RISC计算机的使用,以及编程语言Oberon-0的编译器。

RISC是一种旨在解释现代计算机(精简指令集计算机)基本概念的体系结构。为此目的,它缺乏其唯一目的是提高速度(优化)的功能。

Oberon-0是Oberon的一个子集,专为编译器设计课程而设计。同样,该课程的重点是编程语言的基本概念。它的编译器,为RISC架构生成代码,在[1]中描述。

存在一些RISC设计,实际上是逐渐演变的序列:

RISC0是基础。它代表了一种哈佛架构,即一个使用单独的存储器来处理程序和数据的系统。在这种情况下,两个存储器都在片上,每个存储器由2K(32位)字组成。 Spartan-3板上的时钟频率为25 MHz。

首先编译任何程序,然后加载并最终测试。要在Spartan-3板上实现的RISC0上运行程序,请首先查看以下存储库中所有与RISC0相关的文件:


部分文件列表

文件名 大小
MemoRISC0.doc 36K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载