推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

MCS8051以及DS80C320单片机软核的设计

更新时间:2020-02-11 17:07:28 大小:1M 上传用户:xiaohei1810查看TA发布的资源 标签:mcs8051ds80c320单片机现场可编程门阵列 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

本文主要介绍了在研究生学习阶段所设计的两款通过 FPGA芯片下载验证的51系列单片机的软 IP CORE:使用VHDL语言设计的80C51单片机的IP CORE,使用Verilog语言设计DS80C320单片机的IP CORE;

  文章首先介绍51系列的功能结构,讨论了本设计所采用的具体结构,并通过对8051软核的设计来详细阐明该结构在适应FPGA设计方面的优点;在第四章介绍了本设计内部指令具体的执行流程与时序,从而将各个模块的功能联合起来介绍;其次对DS80C320单片机IP CORE的介绍,主要集中在与8051在功能以及时序上面的差异,重点介绍了80C51单片机没有的定时器2以及增强型串口的设计。最后是测试验证与总结;

  设计主要遵循该单片机的用户手册以及官方的正式资料,按照黑盒子的理论来进行,在保证兼容性的基础上,对性能进行了大幅度的提高,其中,8051的频率由传统的12M提高到62.5M,DS80C320的频率由33M提高到73M;

  最后的结果以软IP CORE的形式给出,这样可以使得设计既能方便的应用到所有的通用FPGA芯片里面,也能无缝地转移到ASIC工艺上面,同时,IP CORE的特点也使得本设计既可以作为单独的模块使用,也可以作为子模块为其他的设计所采用。

  本设计采用Altera公司的开发工具QUARTUS II4.0作为开发平台,完成设计的综合、布局布线、芯片映射、静态时序分析以及芯片下载等工作;采用modelsim5.8进行功能仿真以及时序仿真;采用Altera公司的cyclone系列的EP1C20F400C6芯片进行物理验证;利用Agilent公司的1673G逻辑分析仪来进行最后的物理测试;

  在设计手段上,本设计采用了自顶向下将系统按功能逐层分割的层次化﹑模块化的设计方法,这比传统自下向上的EDA设计方法有更明显的优势,大大缩短了开发周期,降低了开发成本。先进工艺以及设计手段的采用也是保证性能提高的一大因素。

部分文件列表

文件名 大小
MCS8051以及DS80C320单片机软核的设计.pdf 1M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载