积分商城

最新搜索： CISPR 25 2021 CC6025 STVP UCD3138 VW 80808 Flash_Loader_Demonstrator
您现在的位置是：首页 > 手册 > ALTERA MX7000 CPLD 硬件技术手册
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

ALTERA MX7000 CPLD 硬件技术手册

更新时间：2020-06-29 07:46:02 大小：1M 上传用户：xzxbybd查看TA发布的资源 标签：alteramx7000cpld 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

ALTERA MX7000 CPLD 硬件技术手册


■ High-performance, EEPROM-based programmable logic devices

(PLDs) based on second-generation MAX® architecture

■ 5.0-V in-system programmability (ISP) through the built-in

IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface available in

MAX 7000S devices

– ISP circuitry compatible with IEEE Std. 1532

■ Includes 5.0-V MAX 7000 devices and 5.0-V ISP-based MAX 7000S

devices

■ Built-in JTAG boundary-scan test (BST) circuitry in MAX 7000S

devices with 128 or more macrocells

■ Complete EPLD family with logic densities ranging from 600 to

5,000 usable gates (see Tables 1 and 2)

■ 5-ns pin-to-pin logic delays with up to 175.4-MHz counter

frequencies (including interconnect)

■ PCI-compliant devices available

f For information on in-system programmable 3.3-V MAX 7000A or 2.5-V

MAX 7000B devices, see the MAX 7000A Programmable Logic Device Family

Data Sheet or the MAX 7000B Programmable Logic Device Family Data

Sheet.


部分文件列表

文件名 大小
max7000_handbook.pdf 1M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号