在lsE设计流程中使用 ChipScope Pro内核的实例一修正版

更新时间：2020-11-09 19:03:00 大小：5M 上传用户：xuzhen1 查看TA发布的资源 标签：ISE 下载积分：0分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

在lsE设计流程中使用 ChipScope Pro内核的实例一修正版这一节介绍一个在ISE设计中使用 ChipScope Pro Core Inserter和 ChipScope pro Analyzer的例子。
在ISE中建立一个工程 count4，选择相应的器件，添加代码 count4.v，count4.v是个简单的4位记数器，其代码如下

ChipScope Pro Core Inserter的使用上面介绍的方法是使用 ChipScope pro Core Generator产生内核，然后在设计中作为元件调用，然而，我们也可以使用 Chipscope pro Core Inserter直接将内核植入EDIF或者XST网表。内核插入需要EDIF或者XST网表，所以必须在插入之前进行设计综合。EDIF网表的扩展名为.edf，XST网表的扩展名是.nge
3 Chip Scope Pro Core Generator参数设置本节通过一个实例来做介绍，这里假定已有的设计已经综合为XST网表，文件名是count4.ngc。首先指定输入输出文件和选择器件类别，如图3.1。

输入设计网表（EDF或者XST）文件是综合以后的设计，这个文件指定以后，其他的栏日会相应自动填好。该设计中使用 Virtex2器件，单击【Next】进入下一步。
设置cON参数
图3.2显示了ICON参数设置。如果选中了【Disable JTAG Clock BUFG Insertion】，设计工具在对JAG时钟信号布线时就使用普通的布线资源，而不是全局时钟的布线资源。这里我们不选择此项，即按全局时钟资源布线。然后单击【Next】进入下一步。

设定ILA选项
首先进入的是触发参数设置窗口，如图3.3。可以设置触发端口的数量，每个触发端口的触发宽度，匹配类型和匹配单元的数量。匹配类型共有六种，表1.1已经介绍。本例中选择一个触发端口，触发宽度为5，匹配类型为基本类型，匹配单元为一个。设置完毕后，点击【Next】或直接点击【CaptureParameters】选项卡进入捕捉参数设置。