积分商城

最新搜索： quartus 16.1 数字信号 labview Saber仿真软件的设计与应用 BLDC isp51
您现在的位置是：首页 > 技术资料 > 位同步时钟提取电路的设计与实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

位同步时钟提取电路的设计与实现

更新时间：2020-10-27 20:59:39 大小：489K 上传用户：gsy幸运查看TA发布的资源 标签：位同步时钟 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

该设计方案分析信号在模拟信道传输的情况下,实现了基于FPGA的位同步时钟的提取。其中,整形电路利用滞回比较器,提高系统的抗干扰能力;高低电平计数取平均设计解决了前级电路导致的高低电平宽度不同的问题,提高了提取时钟的准确性和稳定度。通过测量,提取的位同步时钟误差小于1%,且其抖动小于一个位同步周期的10%。

The scheme realizes the extraction of bit synchronization clock based on FPGA under the condition of analyzing signal transmission in simulation?ng them,the shaping circuit uses hysteresis comparator to improve the anti-interference ability of the average design of high and low level counting solves the problem of different widths of high and low level caused by the front circuit and improves the accuracy and stability of clock ough measurement,the error of the extracted bit synchronization clock is less than 1%,and its jitter is less than 10%of a bit synchronization cycle.

部分文件列表

文件名 大小
位同步时钟提取电路的设计与实现.pdf 489K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号