积分商城

最新搜索： hs2241p fm1702sl cserialport 充电桩 goldwave注册机 差分放大器
您现在的位置是：首页 > 技术资料 > 高速低抖动时钟稳定电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

高速低抖动时钟稳定电路设计

更新时间：2020-06-02 05:49:45 大小：363K 上传用户：守着阳光1985查看TA发布的资源 标签：稳定电路 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

基于0．18μmCMOSMixedSignal工艺，设计实现了用于高速ADC的低抖动时钟稳定电路。在传统延迟锁相环结构（DLL）时钟电路研究基础上进行改进：设计基于Rs锁存器的新型鉴相器，消除传统鉴相器相位误差积累效应；采用连续时间积分器取代电荷泵进行时钟占空比检测，减小由于电荷泵充放电电流不一致而导致的误差。芯片面积为0．339mm×0．314mm，后仿真结果表明，在20～150MHz宽采样频率范围内，实现10％～90％占空比的输入时钟自动调整至（50±0．15）％，且锁定时间小于100ns，抖动为0．00127ps@150MHz，满足高速高精度ADC时钟性能要求。

Based on 0.18μm CMOS mixed signal process, a high-precise clock stabilizer circuit for high-speed ADC was presented. A double-edge triggered RS latch phase detector was designed to eliminate the effect of the accumulation phase of traditional phase detector. A continuous time integrator was utilized to test the clock duty cycle and control the rising edge of an inverter, which reduced the charge and discharge current inconsistent errors of the charge pump. The chip area is about 0.339 mm×0.314 mm. The post-simulation results show that the circuit can adjust output clock duty cycles to （50±0.15）% with 10%-90% input duty cycle from 20-150 MHz in less than ...

部分文件列表

文件名 大小
高速低抖动时钟稳定电路设计.pdf 363K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号