积分商城

最新搜索： STM32上实现FFT 电子元器件快速识别与检测 STM32F DFP 激光 STC单片机原理 GL3510
您现在的位置是：首页 > 技术资料 > 流体系结构密码处理器存储系统的研究与设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

流体系结构密码处理器存储系统的研究与设计

更新时间：2019-12-24 19:50:28 大小：2M 上传用户：zhiyao6查看TA发布的资源 标签：密码处理器存储系统 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

以信息安全设备的密码应用需求为基础,融合流体系结构处理器基本架构,设计出流体系结构密码处理器.文章主要研究和设计影响该处理器性能的瓶颈——流存储系统.此系统针对专用密码处理器的存储特点,并采用可配置化设计,满足密码应用对处理器存储系统灵活高效的要求.同时,该设计将层次化-分布-分体式存储、多数据通道流水并行化访存、流访存调度策略相结合,优化存储系统的访存效率,以提高该处理器的整体性能.研究结果表明,相比于典型密码处理器的存储设计,该设计的访存效率最高可提升约6倍.


部分文件列表

文件名 大小
流体系结构密码处理器存储系统的研究与设计.pdf 2M

【关注视频号领20积分】   【关注公众号立即送20积分】

部分页面预览

（完整内容请下载后查看）
12  
Vol． 45 No． 12  
Dec． 2017  
第
期
电
子
学
报
2017  
12  
ACTA ELECTRONICA SINICA  
年
月
流体系结构密码处理器存储系统的  
研究与设计  
， ， ，  
朱玉飞 戴紫彬 徐进辉 李功丽  
(
，
信息工程大学 河南郑州  
450001)  
:
， ，  
以信息安全设备的密码应用需求为基础 融合流体系结构处理器基本架构 设计出流体系结构密码处  
摘
要
．
理器 文章主要研究和设计影响该处理器性能的瓶颈  
———  
． ，  
流存储系统 此系统针对专用密码处理器的存储特点 并采  
， ． ， - - 、  
用可配置化设计 满足密码应用对处理器存储系统灵活高效的要求 同时 该设计将层次化 分布 分体式存储 多数据  
、 ， ， ．  
通道流水并行化访存 流访存调度策略相结合 优化存储系统的访存效率 以提高该处理器的整体性能 研究结果表  
， ，  
明 相比于典型密码处理器的存储设计 该设计的访存效率最高可提升约  
6
．
倍
:
;
;
;
关键词  
中图分类号  
URL: http: / /www． ejournal． org． cn  
密码处理器 流体系结构处理器 流存储系统 可配置  
:
TP309  
:
A
: 0372-2112 ( 2017) 12-2957-08  
DOI: 10． 3969 /j． issn． 0372-2112． 2017． 12． 018  
文献标识码  
文章编号  
电子学报  
Research and Design of Memory System of  
Stream Architecture Cryptography Processor  
ZHU Yu-fei，DAI Zi-bin，XU Jin-hui，LI Gong-li  
( Information Engineering University． Zhengzhou，Henan 450001，China)  
Abstract: The design of stream architecture cryptography processor bases on the need of cryptography applications  
for information security equipment and fuses the basic structure of stream architecture processors． The paper basically resear-  
ches and designs stream memory system which is a bottleneck that affects the processor’s performance． The system aims at  
memory characteristics of the dedicated cryptography processor and takes reconfigurable design to satisfy cryptography appli-  
cations’flexible and efficient requirements on the processor’s memory system． Meanwhile，the design combines hierarchi-  
cal-distributed-banked memory、parallel stream access of channels and stream access dispatcher strategy together，which opti-  
mizes memory access efficiency of the system to improve the whole performance of the processor． Research results demon-  
strate that comparing with the memory design of typical cryptography processors，memory access efficiency of this design  
can be highly raised to 6 times．  
Key words: cryptography processor; stream architecture processor; stream memory system; reconfigurable  
．
成为处理器设计领域努力探索的新方向 在对常用对称  
1
引言  
［3］  
，
密码算法分析研究的基础上 比较密码应用和流应用  
，
目前重要信息的安全保障面临诸多挑战 适用于信  
．
发现两者有着相似的处理特点 随着用户对密码处理器  
， /  
息系统的密码处理器 以实现密码算法加 解密信息任务  
，
日渐提高的要求 需要研究人员设计出在芯片资源受限  
， ，  
为设计目标 是保障系统信息安全的关键硬件 多方用户  
， ，  
情况下 可发挥更大密码任务处理潜力的芯片架构 流体  
． ，  
对此类密码硬件寄予更高性能的期待 一方面 研究密码  
———  
系结构的可重构密码处理器  
可重构密码流处理器  
有效  
拥有适  
当数量的密码运算资源 用于实现对重要信息集的即时  
，
算法的可重构实现 设计安全灵活的硬件结构是密码处  
( Reconfigurable Cryptography Stream Processor，RCSP)  
［1］  
． ，  
理器 领域近年来持续探讨的要点 另一方面 具有规模  
． RCSP  
融合上述两方面设计思想进行处理器设计  
［2］  
、
化运算资源 高访存带宽特点的流体系结构处理器  
，
已
，
: 2016-08-30;  
: 2017-01-13;  
:
收稿日期  
修回日期  
责任编辑 梅志强  
863 ( No． 2009AA012201)  
计划项目  
:
基金项目 国家自然科学基金  
( No． 61302107) ;  
国家  
2958  
2017  
年
电
子
学
报
， ．  
快捷加密 确保信息集的安全 但密码处理器运算系统和  
．
迟 它需要大容量的  
Cache ，  
以隐藏访存延迟 并要将待  
，
存储系统的运行速度之间存在差距 对于大批量的密码  
、 、  
处理信息严格规划为连续排列 粒度相同 访存模式规  
［4］  
，
任务而言 数据访存时间开销 占据其整体运行时间之  
．
则的数据单元队列 密码处理器是服务于密码应用的  
，
重要比例 要充分发挥出  
RCSP  
，
的密码任务处理性能 设  
， ，  
专用处理器 其常见的设计结构中 并不采用该技术所  
、 “ ”  
计高效 灵活的专用存储系统是解决其 访存瓶颈 的核  
Cache．  
需要的大容量片内  
密码处理器在对各类信息集  
．
， 、  
进行加解密处理时 将根据信息集所用算法类型 密码  
心部件  
、
算法的工作模式 信息集在密码运算资源上的映射方  
2
相关研究工作  
， ，  
式等实际条件 进行信息集访存的规划调整 与数据预  
RCSP  
， “ ”  
访问主设备内存时 面临的 访存瓶颈 问题  
/ ，  
取 定向技术的要求不符 难以将这种技术运用于密码  
［5］  
“
和通用处理器存在的 存储墙  
” ．  
问题相似 目前用来  
， “ ”  
处理器 来解决密码处理器的 访存瓶颈 问题  
．
［11］  
“ ”  
缓解 存储墙 的方法对  
RCSP  
，
具有参考作用 相关研究  
( 4)  
:
提高外存带宽直接有效的方  
提高外存带宽  
式即提高时钟频率和加大存储器总线位宽 对于当前  
DRAM  
:
如下  
．
［6］  
( 1)  
eDRAM  
: eDRAM ( DRAM)  
嵌入式  
采用  
技术  
，
技术来说 这类方法已逼近其制造工艺和生  
的
，
技术将存储器资源和处理器逻辑资源内嵌融合 设计  
． ，  
产成本的上限 想要通过提高存储带宽 来优化密码处  
DRAM，  
在同一芯片上集成处理器与存储  
实现嵌入式  
，
理器和外存间的访存性能 受到现有  
DRAM  
技术发展  
，
器 使得处理器逻辑部件能够充分开发  
DRAM  
内部结  
．
水平的限制  
， ．  
构的带宽 化解存储器和处理器之间的带宽差距 但是  
3
RCSP  
流存储系统的设计  
DRAM Cache  
替代  
，
结构 实际是用增加延时  
采用内嵌式  
．
为代价来换取存储系统带宽和容量的提升 而密码处  
3． 1  
流存储系统总体结构  
，RCSP  
、 、  
理器作为一种协处理器受设计面积 制造工艺 工作功  
，
主要面向于分组类对称密码算法 它  
目前  
［12］  
，
耗等条件限制 难以集成片内  
DRAM  
，
存储器 不适合应  
32bit  
，
密码运算簇 为基本运算单位 支持由  
32bit  
采用  
eDRAM  
．
用
技术  
．
运算簇级联成更大位宽的密码运算核 具有可重构功  
RCSP ，  
在适配密码算法时 通过配置信息的作用  
［7，8］  
( 2)  
:
处理器采用层次化  
采用层次化存储结构  
，
能的  
， ，  
存储结构 将其存储系统由内而外划分为多层 如寄存  
，
可向上兼容大位宽密码运算 保证密码算法选择的多  
、
器 多级  
Cache  
．
及至片外存储器 同时采用精细存储策  
， ．  
样化 满足用户对信息防护的不同要求 既能实现多个  
，
略管理利用片内带宽和片内缓冲 以期减少对外存的  
，
信息分块在运算簇上的并行处理 也能兼顾几个信息  
． ，  
访问 密码处理器用于加解密各类信息集 其片内存储  
．
块在运算核上的大位宽运算  
RCSP  
， ，  
系统的容量小 需要频繁访问片外存储资源 不断进行  
- - ，  
中采用层次化 分布 分体式流存储结构 面  
，
片内外信息交互 单纯采用这样的方法不能满足密码  
，
向密码任务主要特点 设计符合任务需要的流结构存  
．
处理器的需要  
( 3)  
，
储系 统 简 记 为 流 存 储 系 统  
( Stream Memory System，  
［9，10］  
/
数据预取 定向技术  
:
通过提前启动数据传  
SMS) ．  
/
应 用 时 将 待 加 解 密 信 息 集 划 分 组 织 成 信 息  
［13］  
， (  
输 将批量数据预取入处理器的片上存储部件 如片内  
， ，  
信息流由记录组成 记录中含有多个信息单元  
．
流
Cache) ， ，  
能够减少处理器的本地访存失效 隐藏访存延  

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号