推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

用于FPGA计算系统的通用低延迟NoC路由器架构

更新时间:2019-01-11 14:16:31 大小:242K 上传用户:z00查看TA发布的资源 标签:fpga路由器 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

提出了一种新颖的经济高效,低延迟的虫洞路由器,用于针对FPGA量身定制的分组交换NoC设计。这被设计为在系统级可扩展,以充分利用基于FPGA的系统的特性和约束,而不是定制ASIC技术。一个关键特性是它实现了每跳仅两个周期的低分组传播延迟,包括路由器流水线延迟和链路遍历延迟 - 这是对现有FPGA设计的显着增强 - 同时在性能和硬件复杂性方面非常具有竞争力。它还可以配置为各种网络拓扑,包括1-D,2-D和3-D。已经对一系列缩放参数进行了详细的设计空间探索,并且呈现和讨论了各种设计权衡的结果。通过利用丰富的构建可重构逻辑和布线资源,我们能够创建一个新的可扩展的片上FPGA路由器,具有高维度和连接性。所提出的架构可以轻松迁移到许多FPGA系列,以提供灵活,强大且经济高效的NoC解决方案,适用于高性能FPGA计算系统的实现。

部分文件列表

文件名 大小
generic-noc-fpl11.pdf 242K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载