推荐星级：
- 1
- 2
- 3
- 4
- 5
FPGACPLD经验谈
资料介绍
FPGA设计经验谈FPGA/CPLD数字电路设计经验分享 说明: 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| 684a683900ec832c847f6652e5cae35c[1].pdf | 1019KB | 2011-04-19 17:37:26 |
全部评论(0)