推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA VERILOG 加法器,数码管显示

更新时间:2019-10-17 21:48:50 大小:419K 上传用户:lalahug查看TA发布的资源 标签:fpgaverilog加法器 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA VERILOG 加法器,数码管显示

image.png

部分文件列表

文件名文件大小修改时间
11实验十一:加法器数码管显示/add.asm.rpt8KB2011-02-04 17:11:22
11实验十一:加法器数码管显示/add.cdf1KB2011-02-04 17:09:22
11实验十一:加法器数码管显示/add.done1KB2011-02-04 17:11:34
11实验十一:加法器数码管显示/add.dpf1KB2011-02-04 17:17:42
11实验十一:加法器数码管显示/add.fit.eqn10KB2006-04-15 09:11:16
11实验十一:加法器数码管显示/add.fit.rpt87KB2011-02-04 17:10:54
11实验十一:加法器数码管显示/add.fit.smsg1KB2011-02-04 17:10:52
11实验十一:加法器数码管显示/add.fit.summary1KB2011-02-04 17:10:52
11实验十一:加法器数码管显示/add.flow.rpt8KB2011-02-04 17:11:34
11实验十一:加法器数码管显示/add.map.eqn9KB2006-04-15 09:11:12
11实验十一:加法器数码管显示/add.map.rpt17KB2011-02-04 17:10:04
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载