推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA Verilog用移位相加的方式来实现8位的乘法器

更新时间:2019-10-27 14:33:47 大小:232K 上传用户:lalahug查看TA发布的资源 标签:fpgaverilog乘法器 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA Verilog用移位相加的方式来实现8位的乘法器

image.png

部分文件列表

文件名文件大小修改时间
Multiply8-6/db/add_sub_1ih.tdf3KB2006-07-27 21:47:12
Multiply8-6/db/add_sub_2ih.tdf3KB2010-12-19 16:34:06
Multiply8-6/db/add_sub_3ih.tdf3KB2010-12-19 16:34:06
Multiply8-6/db/add_sub_4ih.tdf3KB2010-12-19 16:34:06
Multiply8-6/db/add_sub_5ih.tdf3KB2006-07-27 21:49:56
Multiply8-6/db/add_sub_j7c.tdf2KB2006-07-27 21:47:16
Multiply8-6/db/add_sub_k7c.tdf2KB2006-07-27 21:47:16
Multiply8-6/db/add_sub_l3c.tdf2KB2006-07-27 21:47:26
Multiply8-6/db/add_sub_l7c.tdf2KB2006-07-27 21:47:16
Multiply8-6/db/add_sub_lkc.tdf2KB2010-11-15 21:21:30
Multiply8-6/db/add_sub_m7c.tdf2KB2006-07-27 21:47:16
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载