推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA UART通讯模块,基于verilog HDL语言

更新时间:2019-10-17 22:47:51 大小:2M 上传用户:zyf901126查看TA发布的资源 标签:fpgauartverilog hdl 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA UART通讯模块,基于verilog HDL语言

部分文件列表

文件名文件大小修改时间
uart.map.rpt25KB2011-06-07 15:26:48
uart.map.summary1KB2011-06-07 15:26:48
uart.pin39KB2011-06-07 15:27:00
uart.qpf1KB2011-05-05 10:04:14
uart.qsf4KB2011-06-07 15:26:40
uart.qws1KB2011-05-25 12:22:26
uart.sof687KB2011-06-07 15:27:08
uart.sta.rpt225KB2011-06-07 15:27:08
uart.sta.summary1KB2011-06-07 15:27:08
uart_assignment_defaults.qdf49KB2011-06-07 15:26:30
db/logic_util_heursitic.dat9KB2011-06-07 15:26:56
...

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载