积分商城

最新搜索： AD18 FHA20N60 三兄弟 ADS805 labview编程 vb
您现在的位置是：首页 > 源码 > FPGA实现dds_dac_out DAC芯片TLC5615实验Verilog逻辑源码Quartus
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA实现dds_dac_out DAC芯片TLC5615实验Verilog逻辑源码Quartus

更新时间：2021-08-23 09:12:38 大小：6M 上传用户：xzxbybd查看TA发布的资源 标签：fpgaddsdacquartus 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

FPGA实现dds_dac_out DAC芯片TLC5615实验Verilog逻辑源码Quartus11.0工程文件, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。         

module DDS_top(clk,             //内部时钟

               reset,

               sclk,            //TLC5615 sclk时钟脚

               din,             //TLC5615 din数据脚

               cs,              //TLC5615 cs片选

               set_waveform_key_in,//波形设置按键

               set_f_key_in,     // 频率设置按键

               set_a_key_in,

               set_p_key_in

              );

input      clk;

input      reset;

input      set_waveform_key_in;

input      set_f_key_in,set_a_key_in,set_p_key_in;

output     din;

output     cs;

output     sclk;


wire clk;

wire reset;

wire set_waveform_key_in;

wire set_f_key_in,set_a_key_in,set_p_key_in;


wire [9:0] data_line;

wire [1:0] set_waveform_line;

wire [15:0] f_control_line;

wire [3:0]  a_control_line;

wire [9:0]  p_control_line;


wire       set_waveform_key;

wire       set_f_key;

wire       set_a_key;

wire       set_p_key;


  DDS     u4(.clk(clk),.dds_data_out(data_line),.set_waveform(set_waveform_line),.set_f(f_control_line),.set_a(a_control_line),

             .set_p(p_control_line));

  TLC5615 U5(.clk(clk),.sclk(sclk),.din(din),.cs(cs),.din_in(data_line));

  key     u6(.clk(clk),.key(set_waveform_key_in),.key_out(set_waveform_key));

  key     u7(.clk(clk),.key(set_f_key_in),.key_out(set_f_key));

  key     u8(.clk(clk),.key(set_a_key_in),.key_out(set_a_key));

  key     u9(.clk(clk),.key(set_p_key_in),.key_out(set_p_key));

  

  key_coding u10(.reset(reset),.set_waveform_key(set_waveform_key),.set_f_key(set_f_key),.set_a_key(set_a_key),

                .set_p_key(set_p_key),.set_waveform(set_waveform_line),.f_control(f_control_line),.a_control(a_control_line),

                .p_control(p_control_line));

  

endmodule

                                                                                                                                                                                                                                           

部分文件列表

文件名大小
lab8_dds_dac_out/
lab8_dds_dac_out/DDS.v3KB
lab8_dds_dac_out/DDS.v.bak3KB
lab8_dds_dac_out/DDS_sin.asm.rpt9KB
lab8_dds_dac_out/DDS_sin.cdf
lab8_dds_dac_out/DDS_sin.done
lab8_dds_dac_out/DDS_sin.fit.rpt
lab8_dds_dac_out/DDS_sin.fit.smsg1KB
lab8_dds_dac_out/DDS_sin.fit.summary1KB
lab8_dds_dac_out/DDS_sin.flow.rpt
lab8_dds_dac_out/DDS_sin.jdi7KB
...

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号